CY7C1565KV18-550BZXC

Kinglionski는 Cypress 전자 부품 모델 CY7C1565KV18-550BZXC의 대리인 및 유통업체로서 12년 동안 전자 부품의 대외 무역에 중점을 두고 있습니다. 합리적인 가격과 고품질로 새롭고 독창적인 포장만을 만들고 대부분의 유럽 및 미국 시장에 서비스를 제공합니다.

문의 보내기

제품 설명

CY7C1565KV18-550BZXC는 72Mbit QDR®에 속합니다. II+ SRAM Cypress 전자 부품의 4워드 버스트 아키텍처(2.5 사이클 읽기 대기 시간). CY7C1565KV18-550BZXC는 읽기 포트와 쓰기 포트가 장착된 동기 파이프라인 버스트 SRAM입니다. 읽기 포트는 읽기 작업 전용이고 쓰기 포트는 쓰기 작업 전용입니다.

데이터는 쓰기 포트를 통해 SRAM으로 흐르고 읽기 포트를 통해 흐릅니다. 이 장치는 주소 입력을 다중화하여 필요한 주소 핀 수를 최소화합니다. 별도의 읽기 및 쓰기 포트가 있는 QDR II+는 데이터 버스를 "전환"해야 할 필요성을 완전히 없애고 가능한 데이터 경합을 방지하여 시스템 설계를 단순화합니다. 각 액세스는 CY7C1565KV18-550BZXC의 경우 2개의 클록 사이클에서 4개의 36비트 데이터 전송으로 구성됩니다.

제품 특징

유형	주요 제품 기능
CY7C1565KV18-550BZXC	별도의 독립적인 읽기 및 쓰기 데이터 포트
	고대역폭용 550MHz 클록
	주소 버스 주파수를 줄이기 위한 4워드 버스트
	2.5클록 주기 지연으로 사용 가능

제품 설명

CY7C1565KV18은 QDR II+ 아키텍처를 갖춘 1.8V 동기식 파이프라인 SRAM입니다. QDR II 아키텍처와 유사하게 QDR II+ 아키텍처는 메모리 어레이에 액세스하기 위한 읽기 포트와 쓰기 포트의 두 개의 개별 포트로 구성됩니다. 읽기 포트에는 읽기 작업을 지원하기 위한 전용 데이터 출력이 있고 쓰기 포트에는 쓰기 작업을 지원하기 위한 전용 데이터 입력이 있습니다.

깊이 확장은 각 포트가 독립적으로 작동할 수 있도록 하는 포트 선택으로 수행됩니다. 모든 동기 입력은 K 또는 K 입력 클럭에 의해 제어되는 입력 레지스터를 통과합니다. 모든 데이터 출력은 K 또는 K 입력 클럭에 의해 제어되는 출력 레지스터를 통과합니다. 쓰기는 온칩 동기식 자체 타이밍 쓰기 회로로 수행됩니다.

핫 태그: CY7C1565KV18-550BZXC, 중국, 공급 업체, 도매, 구매, 재고 있음, 견적, 가격 할인

제품 태그