CY7C1565KV18-500BZXC

CY7C1565KV18-500BZXC는 QDR II+ 아키텍처가 장착된 1.8V 동기식 파이프라인 SRAM입니다. QDR II 아키텍처와 유사하게 QDR II+ 아키텍처는 메모리 어레이에 액세스하기 위한 읽기 포트와 쓰기 포트의 두 개의 개별 포트로 구성됩니다. 깊이 확장은 포트 선택으로 이루어지며 각 포트가 독립적으로 작동할 수 있습니다.

읽기 포트에는 읽기 작업을 지원하기 위한 전용 데이터 출력이 있고 쓰기 포트에는 쓰기 작업을 지원하기 위한 전용 데이터 입력이 있습니다. QDR II+ 아키텍처에는 공통 I/O 장치에 존재하는 데이터 버스를 "전환"할 필요가 완전히 제거되도록 별도의 데이터 입력 및 데이터 출력이 있습니다.

각 포트는 공통 주소 버스를 통해 액세스됩니다. 읽기 및 쓰기 주소의 주소는 입력(K) 클럭의 교차 상승 에지에서 래치됩니다. QDR II+ 읽기 및 쓰기 포트에 대한 액세스는 서로 완전히 독립적입니다. 데이터 처리량을 최대화하기 위해 읽기 및 쓰기 포트 모두에 DDR 인터페이스가 장착되어 있습니다.

각 주소 위치는 장치 안팎으로 순차적으로 버스트되는 4개의 36비트 워드(CY7C1565KV18)와 연결됩니다. 데이터는 두 입력 클록(K 및 K)의 모든 상승 에지에서 장치 안팎으로 전송되기 때문에 버스 턴어라운드(turnarounds)를 제거하여 시스템 설계를 단순화하는 동시에 메모리 대역폭이 최대화됩니다.

제품 특징