CY7C1565KV18-450BZXC

CY7C1565KV18-450BZXC는 72Mbit QDR®에 속합니다. II+ SRAM 4워드 버스트 아키텍처(2.5 주기 읽기 대기 시간). 모든 동기 입력은 K 또는 K 입력 클럭에 의해 제어되는 입력 레지스터를 통과합니다. 모든 데이터 출력은 K 또는 K 입력 클럭에 의해 제어되는 출력 레지스터를 통과합니다. 쓰기는 온칩 동기식 자체 타이밍 쓰기 회로로 수행됩니다.

CY7C1565KV18은 QDR II+ 아키텍처가 탑재된 1.8V 동기식 파이프라인 SRAM입니다. QDR II 아키텍처와 유사하게 QDR II+ 아키텍처는 메모리 어레이에 액세스하기 위한 읽기 포트와 쓰기 포트의 두 개의 개별 포트로 구성됩니다.

읽기 포트에는 읽기 작업을 지원하기 위한 전용 데이터 출력이 있고 쓰기 포트에는 쓰기 작업을 지원하기 위한 전용 데이터 입력이 있습니다. QDR II+ 아키텍처에는 공통 I/O 장치에 존재하는 데이터 버스를 "전환"할 필요가 완전히 제거되도록 별도의 데이터 입력 및 데이터 출력이 있습니다.

제품 특징